一文览尽用于光电子器件材料异质集成的外延生长和层转移技术

1. 前言

外延技术——在晶体取向的晶圆片上生长单晶薄膜的技术——已经成为在各种无机衬底上开发现代固态电子和光子器件的关键技术。这个过程可以是均匀的(在同一材料的基材上生长)，也可以是不均匀的(在不同材料的基材上生长)。同质外延生长通常导致高质量的单晶外延层复制衬底的晶体结构。相比之下，异质外延生长通常受到epilayer与衬底材料晶格匹配要求的限制。例如，III-V和硅基III-N复合半导体的单片集成是电子和光子领域的研究热点，它可以弥补硅基集成电路载流子迁移率低和发光效率低的缺点。然而，由于两种材料之间的大晶格和热膨胀系数不匹配，导致硅外延异质结构产生高密度缺陷，限制了这种方法的发展。

为了减少外延缺陷和螺纹位错，人们开发了各种不同的外延生长方法来解决高度栅格不匹配材料的异质外延:低温缓冲层、栅格工程缓冲层、变质缓冲层、域匹配外延和外延横向过度生长。这些外延生长方法通过控制扩展缺陷的密度，如螺纹位错和堆积缺陷，使得多种复合半导体可以在晶格不匹配的衬底上生长。

尽管有了这些进展，但与同型外延层相比，实现大晶格失配的异质外延层的良好晶体质量仍然具有挑战性，但同型外延往往需要非常昂贵的衬底。这限制了这种电子/光子材料在主要商业市场上的广泛应用。虽然先进的异质外延技术可以容纳器件(有源)层和衬底之间相对较大的晶格失配(通常失配大于10%)，但如果失配超过几个百分点，不需要任何应变/域工程的直接异质外延通常会形成缺陷严重或多晶器件层。因此，通过异质外延实现高效率器件的单片集成变得复杂、昂贵、耗时。

一个温和的解决方案是将生长的外延层从基板上剥离和转移，这允许高度不匹配的材料系统的异质集成。Lift off方法能够将epilayer转移到任何的衬底上，并且如果衬底在lift off过程中没有损坏，昂贵的衬底还可以反复使用，从而降低器件生产的总成本。随着异质材料异质集成需求的不断增长，各种不同的lift off技术得到了发展，包括epitaxial lift-off (ELO)、机械剥离、laser lift-off和二维(2D)材料辅助层转移(2DLT)等。特别是2DLT需要独特的外延技术，如远端外延或范德华(van der Waals, vdW)外延，使单晶薄膜在二维材料上生长，在较弱的vdW界面上容易脱落。

因此针对外延转移的方法，在本文中我们首先介绍传统的外延生长机制和方法来形成外延异质结构。然后，概述高级异质外延技术，用于高质量器件制备，以降低缺陷密度的栅格不匹配的衬底，以及用于高度栅格不匹配体系的ELO技术。这两种技术为异质材料的三维非均质集成奠定了坚实的基础，可以提高电子和光子元件在单个晶圆上的功能和效率。(图1) 我们还讨论了涉及二维材料作为外延释放层的新兴外延生长技术。我们探索未来的集成计算系统，可以利用先进的外延生长和lift off方法。

图1. 电子和光子应用中不同材料的非均质集成^[1]

2. 传统的外延生长技术

同质材料的外延生长(图2a)相对简单。异质外延，即在不同物质的衬底上生长外延薄膜，通常不是一个简单的过程。然而,异质外延不仅提供了功能集成设备层具有成本效益的基质,还提供了一个路径向实现高效和功能设备通过结合多层薄膜与不同的电子、光子、磁性和声子特性,因此一直尽最大努力生长异质外延层材料高质量。异质外延的主要挑战来自于外延薄膜的应变。由定义可知，异质外延层与基体的材料性质不同，其中晶格常数与热膨胀系数的失配是应变的主要来源，与缺陷相关的应变也是应变的主要来源。弹性应变的假纯异质结构(图2b)可以维持一定的厚度，称为临界厚度(h_c)，这是由界面面积和晶格失配量决定的。当晶格失配率在几个百分点以上时，薄膜的h_c大约为几个纳米，这意味着晶格匹配是实现无位错外延的严格要求。当大于h_c时，通过形成位错来降低应变。这些位错可以作为非辐射的复合中心，严重地破坏外延层的电学和光学性能，因此在异质外延中设计位错在大多数器件应用中是至关重要的。Narayan给出了异质外延过程中错配应变、热应变和缺陷相关应变之间相互作用的一般描述。^[2]然而，两种材料之间的晶格失配较大并不一定导致材料质量的恶化。领域匹配外延(domain matching epitaxy, DME)是一种典型的生长方式，它通过匹配界面上主要晶格平面区域来实现高质量的材料外延生长。^[3] 这种模式已经被用在TiN，AlN在Si(100)上生长，ZnO在αAl₂O₃ (0001)上生长，它们之间都有15%到25%的晶格失配，证明了III-V和III-N材料、氧化物和硅通过外延生长在单个晶圆片上的集成的可能性。

在器件层和衬底之间引入缓冲层是一种获得高质量器件层的广泛使用的技术。例如，低温的grown buffer抑制了岛状的Volmer-Weber生长，同时在生长的早期阶段促进了弛豫和逐层生长，这有利于在高温下高质量的目标外延层的后续生长。^[4]

图2. 传统的外延技术

3. 新兴的外延生长方法

虽然上述传统的外延方法可以大大降低位错密度，但是异质外延层的材料质量仍然不如同质外延层，特别是在高度网格不匹配的系统中。此外，厚缓冲层的使用是不可取的，因为它消耗了增长源，降低了生产吞吐量，这是集中于大规模生产的行业的一个缺点。此外，由于热膨胀系数的不匹配，当设备从生长温度冷却到室温时，厚的缓冲层会产生额外的应变，导致晶圆弯曲、开裂和分层。因此，需要创新的方法来克服这些严格的外延晶格匹配规则，提高可制造性和可采用率。在这一节中，我们将概述几种用于生产大面积单晶外延薄膜的新兴的外延技术，它们不同于前一节中讨论的传统技术。我们将其分为二维材料辅助外延(图3a)和几何定义的外延技术(图3b)。前者利用二维材料衬底的光滑表面，可以帮助在将位错引入晶体之前放松薄膜，而后者可以在其三维结构中实现位错的geometrical filtering。

范德瓦尔斯外延技术是一种二维材料辅助外延技术，近年来因其晶格失配大于60%的异质外延薄膜生长的可能性而受到人们的关注。vdWE最初是由Koma等人发现的。^{[5, 6]}vdWE是一种在二维和三维材料上进行外延的方法2D材料或3D材料表面有钝化悬空键的表面。块体2D材料表面没有悬空键，靠非常弱的vdW力将其结合在一起。因此，外延应变可以在光滑的2D表面上立即松弛，从而允许在表面上大量的网格错配材料的生长。由于大多数二维材料都是六边形晶格，因此具有相似晶格结构的块状材料，如III-N材料，表现出了稳定和高质量的生长。

使用这些方法提高材料质量所带来的好处并不足以证明在工业规模上实施这些方法所需要的额外时间和成本是合理的。然而，随着Si上不同材料的异质集成变得越来越重要，我们相信这些方法将被重新审视和改进，以更快的产量和更低的成本。

图3. 先进的外延技术^{[7, 8]}

4. 通过外延lift off和层转移实现异质集成

外延lift-off技术在制造超薄、柔性、轻量化、三维一体化的结构中发挥着越来越重要的作用。外延技术的主要好处有两方面:它允许对不同的材料进行异构集成，否则无法将这些材料集成在一起实现扩展功能；它允许衬底被重复使用，这大大降低了设备的制造成本。到目前为止，研究人员已经在工业规模上开发了几种lift-off技术。化学lift-off是一种通过在有源器件层和衬底之间插入可选择性蚀刻的牺牲层来制备独立式外延薄膜的方法。（图4a）

激光lift-off是一种利用准分子激光将外延层从透明基底(如蓝宝石或碳化硅)中分离出来的技术。（图4b）该方法利用短波长激光被GaN膜吸收，将衬底/GaN界面分解成金属Ga和N2气体，加热到Ga熔点以上(30°C)，将epilayer从基体中分离出来。但是，由于激光激发时在界面处产生的诱导等离子体，使衬底表面产生了粗糙度，粗糙度范围为60 ~ 90nm。^[9]因此，后续的外延必须经过化学和机械抛光。这种技术对于生长在高能带隙衬底上的外延薄膜来说是快速和稳定的，但因此在材料的可能范围方面受到限制。尽管如此，在过去的几年里，高能带隙材料在量子计算、电力电子和高效激光等领域的应用越来越受到关注，这可能会使高能带隙电子和光电子在单一平台上实现垂直集成。

机械剥离是一种在微米厚度范围内制造薄膜的方法，在这种方法中，金属应力层(通常是厚的镍膜)被用来引发平行于衬底的裂纹。（图4c）机械剥落已在IBM的Si、Ge、GaAs和GaN基板上得到证明，以生成薄膜CMOS电路，^[10]太阳能电池^[11]和发光二极管^[12]。从工艺描述中可以推断，机械剥离是一种相对粗糙的工艺，它产生的薄膜厚度在几百纳米到几微米范围内，而衬底表面的粗糙度与其他外延lift-off技术相比是最粗糙的。

2DLT技术利用了vdWE和外延技术的优点来生成free-standing单晶膜。这种方法是通过vdWE和外延与二维材料辅助转移技术相结合实现的，其中二维材料的弱vdW结合促进了外延生长薄膜从衬底上剥离，在剥离后留下一个原始的表面。这个过程类似于机械剥落，但有几个优点：首先，剥落深度是由二维材料的位置决定的，而不是由金属应力源膜的应力决定的，因此更容易控制；其次，与剥离相比，它需要更少的应力，而且更容易在剥离后去除金属；第三，由于二维缓冲层不允许epilayer层和衬底之间有共价键，所以分离界面具有原子级的锐度。因此，可能不需要晶圆翻新过程，例如化学抛光和机械抛光。然而，在工业上采用这种技术仍然存在一些挑战。硅和锗等元素半导体由于其键的非离子性而不能在外延生长。此外，剥离的面积产量取决于转移的石墨烯层的质量。如果转移石墨烯后出现明显的撕裂、孔洞或褶皱，则材料质量和剥离衬底的平整度都会下降。

图4. 外延lift-off技术^[13-16]

5. 先进外延技术和lift off技术的应用

IBM公司的TASE方法是一种先进的选择性生长技术，使用的是亚100 nm的氧化物掩膜，该方法已被用于演示多种III-V器件在CMOS上的无缺陷集成。以InGaAs n型场效应晶体管(nFET)器件的3D单片集成为例，在SiGe-OI(绝缘体上)短通道p型FET (pFET)上生长和制备，以实现在供电电压V_DD = 0.25 V下工作的最先进的CMOS逆变器。（图5a-c）^{[17, 18]}这些演示有力地证明了基于硅基平台的，用于单层堆叠的多层光子学和电子电路的三维集成III-V和III-N器件的可能性。

图5. 先进的异质外延技术在硅上异质集成的实例

类似的铁电材料，Pb(Zr_0.2Ti_0.8)O₃ (PZT)，也被外延生长并转移到晶体管上，以创建一个单晶PZT门控硅晶体管，允许通过PZT层的极化来控制通道电荷。（图6）^[19]

图6. 先进的异质外延技术在硅上异质集成的实例

薄膜衬底上的光电探测器可以转换成保角结构，这种结构允许广阔的视野，用简单的光学元件获得低像差的图像，模仿人类和昆虫眼睛等生物成像系统。图7（左）显示了无机InAlGaP 红光LED的示例，在聚二甲基硅氧烷衬底上具有非共面蛇形桥结构，展示了它在机器人和临床医学应用方面的能力。^[20]图7（中）显示了采用化学外延lift-off和kirigami线切割图形制作的集成薄膜晶体GaAs太阳能电池，显示出接近单轴跟踪性能。^[21]同时，外延lift-off已经被用于通过晶圆回收过程实现具有成本竞争力的太阳能转换，并通过机械堆积单独生长的活性材料来制造高效率的太阳能电池。除了光电子器件的应用外，外延生长和lift-off还有潜力被利用来实现非冯诺依曼计算系统在单个芯片上的非冯诺依曼计算系统，其方法是将所需的组件混合集成。随着机器学习和人工智能的发展，计算复杂度和内存消耗不断增加，而传统的CMOS伸缩已经达到了技术极限。随后，对替代计算架构、电路、设备和材料的需求激增，以提高计算系统的计算性能和能源效率。图7（右）显示了一个用于感知和分类气体的3d集成片上存储计算系统的示意图，该系统由一个输入/输出层(碳纳米管FETs，CNFETs))，一个存储器层(电阻性随机存取存储器)和一个计算层(硅场效应晶体管和CNFETs)。该集成系统可以实时采集大量气体(数据)，直接将数据存储在RRAM中，并在计算层对气体进行现场分类。^[22]

图7. 先进的外延lift-off和转移技术的异质集成器件

6. 展望

在垂直堆叠多功能集成电路的晶圆片上生长器件品质的外延层，将会大幅减少集成电路的足迹。它还将允许一体式芯片平台被创造出来，使光子电路与最先进的传感器、晶体管和由神经形态芯片积极处理的记忆元件相结合。虽然采用先进的外延技术的单片集成是耦合不同材料的最简单方法，但异质外延生长的外延薄膜的材料质量仍然不理想。随着外延技术的进一步发展，它可以生产出薄的单晶独立式柔性薄膜，满足柔性、共形和多功能电子器件在工业上的应用要求，比如物联网、智慧城市、智能汽车和可穿戴电子产品。

参考文献：

[1] Hyun Kum, et al., Nature Electronics, 2019, 2, 439–450.

[2] J. Narayan, Acta Mater. 2013, 61, 2703–2724.

[3] J. Narayan, J. Appl. Phys. 2003, 93, 278–285.

[4] H. Amano, Appl. Phys. Lett. 1986, 48, 353–355.

[5] A. Koma, J. Vac. Sci. Technol. B 1985, 3, 724.

[6] A. Koma, J. Cryst. Growth 1999, 201, 236–241.

[7] Q. Paduano, J. Mater. Res. 2016, 31, 2204–2213.

[8] K. Linthicum, et al., Appl. Phys. Lett. 1999, 75, 196–198.

[9] C. Gerhard, Appl. Sci. 2018, 8, 1556.

[10] D. Shahrjerdi, Nano Lett. 2013, 13, 315–320.

[11] C. A. Sweet, et al., Appl. Phys. Lett. 2016, 108, 011906.

[12] S. W. Bedell, et al., J. Appl. Phys. 2017, 122, 025103.

[13] C.-W. Cheng, et al., Nat. Commun. 2013, 4, 1577.

[14] Y. Kim, et al., Nature 2017, 544, 340–343.

[15] S. W. Bedell, et al., J. Phys. D. 2013, 46, 152002.

[16] J. Chun, J. et al., Scripta Mater. 2014, 77, 13–16.

[17] V. Deshpande, et al., Solid State Electron. 2017, 128, 87–91.

[18] V. Deshpande, et al.,Tech. Dig. Int. Electron Devices Meet. 2015, 8.8.1–8.8.4.

[19] S. R. Bakaul, et al., Nat. Commun. 2016, 7, 10547.

[20] R. H. Kim, et al. Nat. Mater. 2010, 9, 929–937.

[21] K. Lee, et al., Light Sci. Appl. 2015, 4, e288.

[22] M. M. Shulaker, et al., Nature 2017, 547, 74–78.

本文由Nano-optic供稿。

欢迎大家到材料人宣传科技成果并对文献进行深入解读，投稿邮箱: tougao@cailiaoren.com.

投稿以及内容合作可加编辑微信：cailiaorenVIP。